様　式　Ｃ－１９、Ｆ－１９、Ｚ－１９　（共通）

科学研究費助成事業　　研究成果報告書

平成 ２７ 年　 ５ 月 １９ 日現在

機関番号：１２１０２
研究種目：基盤研究(B)
研究期間：2012～2014
課題番号：２４３６０１３０

研究課題名（和文）立体型ナノスケール素子におけるクーロン相互作用の影響と現実的な特性解析

研究課題名（英文）Effects of the Coulomb Interaction and Realistic Device Analyses in 3D Nanoscale Semiconductor Devices

研究代表者

佐野　伸行（SANO, Nobuyuki）

筑波大学・数理物質系・教授

研究者番号：９０２８２３３４

交付決定額（研究期間全体）：（直接経費）　　14,100,000円

研究成果の概要（和文）：近未来の立体デバイス構造および最近注目を集めている接合の無いFETデバイス(J-FET)のもとで、電子間クーロン相互作用のデバイス特性への影響をモンテカルロ・シミュレーションにより行った。J-FETでは高い電子濃度が不可避であるため、クーロン相互作用がデバイス特性により顕著な影響を及ぼすことを見出した。チャネル電子によるドレイン領域での急速なエネルギー緩和現象に伴って、デバイス特性(ドレイン電流)が30%程度も劣化することを見出した。また、チャネル電子濃度が高いことにより、チャネル電子を動的に遮蔽する効果(動的なプラズモン励起)がナノスケールチャネルで顕在化することも見出した。

研究成果の概要（英文）：The 3-dimensional devices and Junctionless FETs (J-FETs), which are receiving great attention for near future devices, are studied numerically with emphasis on the Coulomb interaction among electrons via Monte Carlo simulations for realistic prediction of device properties. Since high electron density in the channel is inevitable in J-FETs, the Coulomb interaction greatly affects the device performance, namely, the drain current is degraded by about 30 %. Also, we have found that the dynamical screening effects in the channel region (dynamical plasmon excitations) become of crucial importance in determining device properties in nanoscale 3-D devices.

研究分野：デバイス物理

キーワード：電子デバイス・機器　電子輸送　モンテカルロ法　ボルツマン方程式　MOSFET　トランジスタ　デバイスシミュレーション　スケーリング

１．研究開始当初の背景

デバイスの微細化に伴って、チャネル電子の準弾道化が顕在化する。その結果、チャネル領域での伝導特性（チャネルコンダクタンス）のみから素子特性を評価する現在の手法は破綻している。これは、微細化に伴ってチャネルでの電子の散乱が抑制されてチャネル領域が低抵抗化し、チャネル以外の領域（高濃度にドープしたソース/ドレイン及びチャネルとの接合領域）の抵抗が、チャネル抵抗に比べて無視できなくなることに起因している。加えて、デバイスが動作する高ドレイン電圧のもとでは、印加電圧に対応する高エネルギー状態でチャネル電子がドレインに注入されるために、ドレイン領域での運動量/エネルギー緩和に伴った抵抗成分が顕在化する。これらの影響を正確にシミュレーションするためには、高電子濃度領域（ソースおよびドレイン）で支配的な電子間クーロン相互作用を精度良く導入することが不可避となる。

クーロン相互作用を考慮するデバイスシミュレーション手法としては、ポアソン方程式を自己無撞着に解くモンテカルロ法が、最も信頼のおけるシミュレーション手法として世界中で採用されている。しかしながら、クーロンポテンシャルの長距離相関を本研究と同程度の精度で組み込んで解析を進めているのは、本分野の研究で世界を牽引している米国グループと当該グループのみである。しかしながら、米国グループのシミュレーションは2次元シミュレーションであるうえに、エネルギー保存が厳密に守られていない。その結果、3 次元性が本質的になる立体型ナノスケール素子の素子特性予測においては、定量性に乏しい。一方、当該申請者と同様の視点でモンテカルロ法を用いて検討を進めているグループが、米国、英国、仏国, 伊国の大学にも散在するが、エネルギー保存やプラズマ波の励起の検証等が行われておらず、クーロン相互作用の導入の精度において、当該グループや米国グループよりもはるかに劣っている。

２．研究の目的

複雑な素子構造のもとでのクーロン相互作用の輸送特性への影響は、フォノン散乱等のエネルギー散逸効果で容易にマスクされてしまう。そのため、従来のデバイスシミュレーションでは、クーロン相互作用が正確に組み込まれていない。当該グループで構築した3次元モンテカルロ・シミュレータは、クーロン相互作用による多体効果を正確に組み込んだ世界最高精度の3次元シミュレータであり、ナノスケール素子の特性を精度良く予測することを IEDM などで報告してきた。また、微細化に対して素子特性の向上が飽和傾向にある現在では、平面型の従来構造から立体構造への転換が有望視されており、ナノスケール立体構造素子の現実的な特性予測が世界中で強く望まれている。これは、従来型のモンテカルロ法や非平衡グリーン関数法のような現在広く用いられている手法では、チャネルコンダクタンスのみによって素子特性を計算するために、素子特性の現実的な予測機能が備わっていないためである。

そこで本研究では、次世代素子として有望ないくつかの立体素子構造を当該フループのモンテカルロ・シミュレータに導入し、クーロン相互作用が支配的なソース/ドレインでの緩和過程まで含めた、一貫したデバイスシミュレーションを実施することで、電子輸送の物理機構の解明と、クーロン相互作用を伴った、より現実的な素子特性の予測を行う。

３．研究の方法

当該申請課題での具体的な内容と当該研究終了時の到達目標は、以下の 3 点である。

(1) 当該研究室で構築した 3 次元モンテカルロ・シミュレータにナノスケールの立体素子構造（Double-Gate 構造、Gate-All-Around-Nano-Wire 構造、Junctionless FET 構造）を導入し、長距離クーロン相互作用を厳密に考慮して安定動作するようにシミュレーション・パラメータの最適化を行う。

(2) 立体素子構造の素子特性を定量的に評価することで、高濃度ソース/ドレイン領域での長距離クーロン相互作用と素子特性への影響を明らかにする。

(3) 微細素子で特徴的なクーロン相互作用による動的遮蔽効果の物理機構を明らかにしたうえで、立体素子特性への効果を明らかにする。

４．研究成果

(1) クーロン相互作用を正確に考慮したモンテカルロ・シミュレータに立体素子構造を導入した。具体的には、次世代 Si-MOS 構造素子として最も有望視されている Double-Gate 構造、Gate-All-Around (GAA)構造に加えて、Junctionless 構造を本研究室で構築した3次元モンテカルロ・シミュレータに導入した。プロセスが容易な Junctionless 構造が特に注目を集めていることから、急遽、この構造も導入することにした。この構造では、高濃度化が必須のため電子間クーロン相互作用が特に重要となることが期待される。半古典的取り扱いとの整合性から、最も現実的なデバイスサイズ（デバイス断面積は量子閉じ込めの影響が小さい 20nmx20nm から 10nmx10nm 程度とし、チャネル長は 50nm から 5nm）を設定した。

(2)高濃度にドープされているソース/ドレイン領域での電子間および電子不純物間クーロン相互作用の導入と検証を行った。クーロン相互作用の導入には、(i) 集団運動（プラズマ波）の励起、(ii) 縮退した電子ガス状態、(iii) ポテンシャル揺らぎに伴ったバンドテール効果とそれに伴ったホットエレクトロン化、を検証する必要がある。導入し

た立体素子構造のもとで、高濃度領域でのプラズマ波の励起をスペクトル解析から検証した。図 1 に、GAA 構造での様々な不純物濃度のもとでのモンテカルロ・シミュレータより求めたパワースペクトルを示す。それぞれの電子濃度に応じて、理論的に予想されるプラズマ振動が励起されていることがわかる。




図 1　様々な電子濃度のもとでのパワースペクトル

(3) 精度良くクーロン相互作用を導入したモンテカルロ・シミュレータを用いて、準弾道電子によるドレイン領域でのエネルギー緩和の立体型素子特性への影響を明らかにした。チャネルを準弾道的に走行する電子は、印加電圧に応じた大きな運動エネルギーで高濃度ドレインに注入され、ドレインの縮退した電子との相互作用を通じて、熱平衡状態へと緩和する。クーロン相互作用を厳密に考慮していない場合では、ドレインの電子状態がホットになっていないうえに、集団運動に伴う電子・プラズモン相互作用が正しく含まれないため、緩和過程が遅くなることを見出した。




図 2　J-FET における電流電圧特性

(4) チャネル電子とソース/ドレイン領域に含まれる電子とのクーロン相互作用の素子特性への影響を検討した。チャネル長が短いために、チャネル電子がソース/ドレイン領域における電子を動的に遮蔽する効果が顕在化することを見出した。これは、チャネル電子がソース/ドレイン領域にプラズモンを動的に励起することを意味し、クーロン相互作用を高精度にシミュレータに導入して初めて観測できる現象である。この効果により、ナノスケールのチャネル長をもつ立体素子構造では、ドレイン電流が大幅に劣化することを見出した。図 2 に Junctionless 構造でのドレイン電流ドレイン電圧特性を示す。クーロン相互作用を自己無撞着に導入した場合は、ポテンシャル場が固定されている場合に比べて大幅に電流が劣化していることがわかる。




図 3　自己鏡像ポテンシャルの概念図

(5) 酸化膜界面近傍での電子の自己電荷に伴った鏡像効果のシミュレーションの可能性を検討した。自己鏡像ポテンシャルは、界面近傍に電子があるときに、自己の作る静電ポテンシャルによって影響を受ける効果であり、電子の離散化と動的なポテンシャルを取り込むことで初めて解析可能となる。図 3 に自己鏡像ポテンシャルの概念図を示す。

当該モンテカルロ・シミュレータを用いて、酸化膜の誘電率を変えることで、自己鏡像ポテンシャルの効果がシミュレーションできることを実証した。図 4 に、ダブルゲート構造のもとでのモンテカルロ・シミュレーションより求めた、ゲート酸化膜の誘電率が小さい場合（SiO_2）と大きい場合（HfO_2）の自己鏡像力を示す。誘電率の大きさによって、電子には斥力（左図）あるいは引力（右図）の自己鏡像力が電子に作用していることがわかる。流体近似や NEGF のようなデバイスシミュレーションでは取り扱うことのできない自己鏡像ポテンシャルが、自己無撞着モンテカルロ法では解析可能であることから、今後の電子輸送への影響を定量的に早急に解析する予定である。




図 4 低誘電率（左）と高誘電率（右）のゲート酸化膜での電子に対する自己鏡像力

５．主な発表論文等
（研究代表者、研究分担者及び連携研究者には下線）

〔雑誌論文〕（計 7 件）

① K. Yoshida, T. Shibamiya, and N. Sano, "Self-Consistent Monte Carlo Simulation of Junctionless Transistor including Dynamical Coulomb Interaction", Appl. Phys. Lett., 105, 033501 (3 pages) (2014).（査読有）
DOI: 10.1063/1.4890695

② (3) S. Honda, K. Inuzuka, N. Ota, N. Sano, and T. Inoshita, "Magnetization and Conductance of Asymmetrically Hydrogenated Graphene Nanoribbons: Significance of Sigma Bands", J. Phys. D: Appl. Phys. 47 485004_1-6 (2014).（査読有）
DOI: 10.1088/0022-3727/47/48/485004

③ H. Ikeda and N. Sano, “Surface Potential-Based Polycrystalline-Silicon Thin-Film Transistors Compact Model by Non-Equilibrium Approach”, IEEE Trans. Electron Dev., ED-60, pp.3417-3423 (2013).（査読有）
DOI: 10.1109/TED.2013.2278274

④ 植田暁子, LUISIER Mathieu, 吉田勝尚, 本多周太, 佐野伸行, “ジャンクションレストランジスタにおける NEGF 法を用いたデバイスシミュレーション―不純物散乱と遮蔽の影響の考察―”, 電子情報通信学会技術研究報告, 113, pp. 61-64 (2013).（査読無）
http:// http://ci.nii.ac.jp/naid/110009889356

⑤ T-w. Tang, M. V. Fischetti, S. Jin and N. Sano, “One-Flux Theory of Saturated Drain Current in Nanoscale Transistors,” Solid State Electron.78, pp. 115‐120 (2012).（査読有）
DOI: 10.1109/ISDRS.2011.6135197

⑥ S. Abe, Y. Watanabe, N. Shibano, N. Sano, H. Furuta, M. Tsutsui, T. Uemura, and T.Arakawa, “Multi-Scale Monte Carlo Simulation of Soft Errors Using PHITS-HyENEXSS Code System”, IEEE NS-59, pp. 965-970 (2012).（査読有）
DOI: 10.1109/RADECS.2011.6131413

⑦ K. Yoshida, Y. Okada and N. Sano, "Device simulation of intermediate band solar cells: Effects of doping and concentration", J. Appl. Phys. 112, pp.084510_1-7 (2012).（査読有）
DOI: 10.1063/1.4759134

〔学会発表〕（計 20 件）

① (招待講演) N. Sano and K. Yoshida, “Role of Coulomb Interaction in Nanoscale MOSFETs: A Theoretical Viewpoint,” International Conference on Simulation of Semiconductor Processes and Devices (SISPAD-2014) Workshop 2, Mielparque Yokohama, Yokohama, Kanagawa, September 8-11, 2014.

② 井上和総、吉田勝尚、佐野伸行、“JL-FETs におけるランダム不純物のポテンシャルゆらぎに伴った動作限界”, 秋季第 75 回応用物理学会秋季学術講演会, 18p-A16-4 , (北海道大学、札幌市、北海道、2014 年 9 月 17-20 日).

③ 土屋耀介、吉田勝尚、佐野伸行、“自己鏡像ポテンシャルのナノデバイスシミュレーションへの導入”, 秋季第 75 回応用物理学会秋季学術講演会, 18p-A16-5 , (北海道大学、札幌市、北海道、2014 年 9 月 17-20 日).

④ A. Ueda, M. Luisier, K. Yoshida, S. Honda, and N. Sano, “Screening Effect on Si Junctionless Nanowire Transistors,” Computational Science Workshop 2014 (CSW2014), Tsukuba International Congress Center, Tsukuba, Ibaraki, Aug 20-22 (2014).

⑤ K. Yoshida, and N. Sano, “Monte Carlo Study of the long-range Coulomb interaction for Junctionless Transistors,” 2014 International Workshop on Computational Electronics (IWCE-17), Paris, France, June 3-6, 2014.

⑥ A. Ueda, M. Luisier, and N. Sano, “Effect of Impurity Scattering on Mobility in Si Nanowire Junctionless FETs,” 2014 International Workshop on Computational Electronics (IWCE-17), Paris, France, June 3-6, 2014.

⑦ (招待講演) 佐野伸行、“ナノ構造での電子輸送と界面：理論的見地から”, 日本学術振興会 産学協力研究委員会 半導体界面制御技術第 154 委員会, 第 91 回研究会（キャンパスイノベーションセンター東京、港区、東京都、2014 年 5 月 8 日）.

⑧ 土屋耀介, 吉田勝尚, 佐野伸行、“ナノデバイス構造での電子輸送における自己鏡像ポテンシャルの影響”,第 61 回応用物理学会春季学術講演会, 19a-F12-7（青山学院大学、相模原市、神奈川県、2014 年 3 月 17-20 日）.

⑨ 田上友基, 佐野伸行、“ナノワイヤ構造における離散不純物散乱とキャリア移動度”,第 61 回応用物理学会春季学術講演会, 19a-F12-8 （青山学院大学、相模原市、神奈川県、2014 年 3 月 17-20 日）.

⑩ Muhammad Restu Zulhidza、植田暁子、吉田勝尚、本多周太、佐野伸行、“シリコンナノワイヤにおける離散化不純物ポテンシャルの電気伝導への影響”, 秋季第 74 回応用物理学関係連合講演会, 19P-C9-2 , (同志社大学、京都市、京都府、2013 年 9 月 16-20 日).

⑪ 芝宮徹、吉田勝尚、佐野伸行、“Junctionless Transistor のゲート構造依存性の解析”, 秋季第 74 回応用物理学関係連合講演会, 19P-C9-6 , (同志社大学、京都市、京都府、 2013 年 9 月 16-20 日).

⑫ R. Ooi, S. Honda, A. Ueda, and N. Sano, “Tunnel Conduction and Density of States in Shallow PN Junction of Si Nanowire,” The 18th International Conference on Electron Dynamics in Semiconductors, Optoelectronics and Nanostructures (EDISON-18), Kunibiki Messe, Matsue, Shimane, July 22-26, 2013.

⑬ K. Yoshida, Y. Okada, and N. Sano, “3D structural dependence of carrier transport for intermediate band solar cells,” The 18th International Conference on Electron Dynamics in Semiconductors, Optoelectronics and Nanostructures (EDISON-18), Kunibiki Messe, Matsue, Shimane, July 22-26, 2013.

⑭ S. Honda, K. Inuduka, and N. Sano, “Effect of σ-band for Conduction of Metal/Graphene/Metal Junctions,” 2013 International Workshop on Computational Electronics (IWCE-16), Nara Prefectural New Public Hall, Nara, Nara, June 4-7, 2013.

⑮ 植田暁子, Mathieu Luisier, 本多周太, 佐野伸行、“ジャンクションレス Si ナノワイヤトランジスタにおけるイオン化不純物散乱”, 2013 年第 60 回応用物理学会春季学術講演会, 28p-G7-11 （神奈川工科大学、厚木市、神奈川県、2013 年 3 月 28 日).

⑯ (招待講演) 佐野伸行、“ナノデバイスのシミュレーション：なぜ、モンテカルロ法か？”、第 60 回応用物理学会春季学術講演会 シンポジウム「43.1 半導体モデリング・シミュレーションの現状と将来展望」、27p-G10-4（神奈川工科大学、厚木市、神奈川県、2013 年 3 月 27 日）.

⑰ H. Ikeda and N. Sano, “A New Generation of Surface Potential-Based poly-Si TFTs Compact Model“, IEEE International Electron Devices Meeting (IEDM-2012), San Francisco, USA, December 10-12, 2012 [IEDM Tech. Digest, 63 (2012)].

⑱ 植田暁子, Mathieu Luisier, 本多周太, 佐野伸行、“シリコンナノワイヤ FET におけるイオン化不純物散乱”, 2012 年秋季第 73 回応用物理学関係連合講演会, 14a-F7-7 , (愛媛大学、松山市、愛媛、2012 年 9 月 14 日).

⑲ 芝宮 徹，吉田勝尚，植田暁子，本多周太，佐野伸行、“モンテカルロ・デバイス・シミュレーションにおけるコンタクト境界条件の考察”, 2012 年秋季 第 73 回応用物理学関係連合講演会, 14a-F7-10 , (愛媛大学、松山市、愛媛、2012 年 9 月 14 日).

⑳ H. Ikeda and N. Sano, “SPT2: a new generation of surface potential-based poly-Si TFTs model for circuit simulation,” 5th International Workshop on Compact Thin-Film Transistor (TFT) Modeling for Circuit Simulation (CTFT), Grenoble, France, June 21, 2012.

〔その他〕
ホームページ等
http://hermes.esys.tsukuba.ac.jp/~sano

６．研究組織
(1)研究代表者
佐野 伸行 （SANO, Nobuyuki）
筑波大学・数理物質系・教授
研究者番号：90282334